

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 03-099321

(43)Date of publication of application : 24.04.1991

(51)Int.Cl.

G06F 9/34

(21)Application number : 01-235634 (71)Applicant : FUJITSU LTD

(22)Date of filing : 13.09.1989 (72)Inventor : YASUSATO AKIRA
SHINOKI TAKESHI

(54) INSTRUCTION CONTROL SYSTEM

(57)Abstract:

PURPOSE: To reduce the number of instructions in a program by setting up an instruction word to an indirect register specification mode based upon the value of a bit included in the instruction word and switching a register to be processed in accordance with the contents of an indirectly specified register.

CONSTITUTION: In the case of the indirect register specification mode a select signal is turned to high and the contents of information lines 8-18-2 obtained at the time of regarding register specification fields 1-21-3 as register numbers are respectively selected by selectors 3-13-2. In a normal mode the select signal is turned to low and the contents of information lines 7-17-2 to which the information of the fields 1-21-3 are directly sent are selected. Since the register to be processed can be switched in accordance with the contents of the indirectly specified register at the time of setting up an instruction word to the indirect register specification mode the number of instructions in the program can be reduced.

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A) 平3-99321

⑤ Int. Cl.⁵

G 06 F 9/34

識別記号

3 3 0

庁内整理番号

7361-5B

⑬ 公開 平成3年(1991)4月24日

審査請求 未請求 請求項の数 1 (全5頁)

⑭ 発明の名称 命令制御方式

⑮ 特 願 平1-235634

⑯ 出 願 平1(1989)9月13日

⑰ 発 明 者 安 里 彰 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

⑱ 発 明 者 篠 木 剛 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

⑲ 出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

⑳ 代 理 人 弁理士 本 間 崇

明 細 書

3. 発明の詳細な説明

[概 要]

1. 発明の名称
命令制御方式

2. 特許請求の範囲

オペランド欄で指定されたレジスタの取り扱いを規定するビットを設けた命令語を実行する如く構成された電子計算機における命令の制御方式であって、

上記レジスタの取り扱いを規定するビットの値によって、命令語のオペランド欄で指定された番号のレジスタの内容を使用して処理を行なうか、あるいは命令語のオペランド欄で指定された番号のレジスタの内容をレジスタ番号として認識して、該レジスタ番号を有するレジスタの内容を使用して処理を行なうかを切替える手段を設けたことを特徴とする命令制御方式。

電子計算機における命令の実行方式に関し、一命令語を該命令語に設けたビットの値により、二態に使用することを目的とし、

オペランド欄で指定されたレジスタの取り扱いを規定するビットを設けた命令語を実行する如く構成された電子計算機における命令の制御方式であって、上記レジスタの取り扱いを規定するビットの値によって、命令語のオペランド欄で指定された番号のレジスタの内容を使用して処理を行なうか、あるいは、命令語のオペランド欄で指定された番号のレジスタの内容をレジスタ番号として認識して該レジスタ番号を有するレジスタの内容を使用して処理を行なうかを切替える手段を設けることにより構成する。

[産業上の利用分野]

本発明は電子計算機におけるマシン命令の制御方式に関し、特にRR形式、RX形式あるいは

特開平3-99321 (2)

はRS形式等の命令語中でレジスタを指定することにより、該当するレジスタの内容を用いて処理を行なう命令語の構成とその制御に係る。

[従来の技術]

従来、レジスタを用いてデータの転送や演算等を行なう場合、マシン命令のレジスタ指定フィールドに、該当するレジスタと1対1に対応する番号を設定することによって計算機に指示を行なっていた。

第2図は、命令語の例を示す図であって、(a)はRR形式命令の一例を示しており、51は命令コード、52は第1オペランド(図ではR1と表示している)、53は第2オペランド(図ではR2と表示している)を表わしている。

このような命令語では、命令コードが例えば加算(ADD)であるとき、第1オペランド(R1)に示される番号のレジスタの内容と、第2オペランド(R2)に示される番号のレジスタの内容とが加算されて、その結果が第1オ

ペランドで図においてはd2と表示している)を表わしている。

同図において、第2オペランドはx2、b2、d2から成る。すなわち、x2で示される番号を有するレジスタの内容と、b2で示される番号を有するレジスタの内容と、d2で示される値とが加えられて主記憶上のアドレス値となる。

そして、例えば、命令コードが加算(ADD)であるとき、第1オペランド(R1)で示される番号を有するレジスタの内容と、第2オペランドで示される主記憶上のアドレス値から読み出された内容とが加算され、その結果の値が第1オペランドで示される番号を有するレジスタに格納される。

[発明が解決しようとする課題]

上述したように、従来の命令語では、所望するデータがレジスタの内容であるとき、当該レジスタの番号を指定することによってこれを得ていた。

ペランドで指定される番号のレジスタに格納される。

また、命令コードが比較(COMPARE)であるときは、第1オペランド(R1)で指定される番号を有するレジスタの内容と、第2オペランド(R2)で指定される番号を有するレジスタの内容とが比較されて、その結果がコンディションコード(CC)で示される。例えば、CC=0であるときは、両オペランドで指定されたそれぞれのレジスタの内容が等しいことを、CC=1であるときは、オペランド1の方がオペランド2より小であることを、CC=2であるときは、オペランド1の方がオペランド2より大であることを示している。

第2図(b)はRX命令の一例を示す図であって、54は命令コード、55は第1オペランド(図においてはR1と表示している)、56は修飾レジスタ番号(図においてはx2と表示している)、57はベースレジスタ番号(図においてはb2と表示している)、58はページ内変位(ディスプレ

すなわち、従来の方式では、マシン命令で対象とするレジスタが命令中のレジスタ番号指定フィールドの内容によって一意に定まるため、同じ処理を違う番号のレジスタを対象に行なう場合、それぞれについて1命令が必要になる。これは共通な処理プログラムのサブルーチン化を妨げる要因となり、命令を格納するのに必要なメモリ量を増大させると言う問題点を生じていた。更に処理の内容が複雑で複数個の命令を要する場合、このオーバーヘッドはより増大することになる。

本発明はこのような従来の問題点に鑑み、同一の処理を異なる番号のレジスタに対して行なうような処理を効率良く実行することの出来る命令語と、その制御方式を提供することを目的としている。

[課題を解決するための手段]

本発明によれば、上述の目的は前記特許請求の範囲に記載した手段により達成される。

特開平3-99321(3)

すなわち、本発明は、オペランド欄で指定されたレジスタの取り扱いを規定するビットを設けた命令語を実行する如く構成された電子計算機における命令の制御方式であって、上記レジスタの取り扱いを規定するビットの値によって、命令語のオペランド欄で指定された番号のレジスタの内容を使用して処理を行なうか、あるいは、命令語のオペランド欄で指定された番号のレジスタの内容をレジスタ番号として認識して該レジスタ番号を有するレジスタの内容を使用して処理を行なうかを切替える手段を設けた命令制御方式である。

〔作用〕

本発明の方式においては、命令語の中に命令の実行形態を規定するビットを設け、該ビットが例えば“0”であるときは、命令語のオペランド欄で指定された番号のレジスタの内容を使用して処理を行ない、一方、前記ビットが“1”であるときは命令語のオペランド欄で指定され

た番号のレジスタの内容をレジスタ番号として認識して、該レジスタ番号を有するレジスタの内容を使用して処理を行なうように制御を切替えている。

従って、命令語を後者の状態にしておけば、第1オペランドで指定された番号のレジスタ内容を入れ替えることにより、異なる処理を同一命令の実行と言う方法で実現することができる。

このような状態を、例えば、間接レジスタ指定モードと呼ぶ。

間接レジスタ指定モードにおいては、マシン命令の内のレジスタ指定のフィールドの内容を該マシン命令が命令処理部に入る直前に実際の値に書き替えることによって、所望の機能を実現することができる。

〔実施例〕

第1図は本発明の一実施例を示す図である。同図において、1は命令語、1-1は命令語中の間接レジスタ指定ビット、1-2および1-

3はレジスタ指定フィールドを表わしている。(ここではレジスタ指定フィールドを2個としているがそれに限るものではない)。また、2-1、2-2はレジスタ群、3-1、3-2はセレクト、4は命令処理部、5は間接レジスタ指定ビット1-1から出力された間接レジスタ指定モードの動作を行なうため、セレクトを切替えるセレクト信号を転送する情報線、6-a~6-dは命令処理部4への入力線、7-1、7-2は間接変換を行なわない場合のレジスタ番号を送る情報線、8-1、8-2は間接変換を行なった場合のレジスタ番号を送る情報線を表わしている。

従来はレジスタ指定フィールド1-2、1-3の内容は直接命令処理部4へ送られて処理されていたが、本発明ではそれらは命令処理部4と直結されず、セレクト3-1、3-2を経由している。セレクトのもう一方の入力である情報線8-1、8-2はレジスタ指定フィールド1-2、1-3をレジスタ番号と見た場合のレ

ジスタの内容である。セレクト3-1、3-2は情報線5のセレクト信号によって制御される。すなわち、間接レジスタ指定モードの場合はセレクト信号がハイ(H)になり情報線8-1、8-2の内容が選択される。一方、通常の場合の場合はセレクト信号がロー(L)で、レジスタ指定フィールド1-2、1-3の情報がそのまま送出されている情報線7-1、7-2の内容が選択される。

レジスタ群2-1、2-2は別に図示したが、論理的には異なるものであれば、同一のレジスタ群のアドレス空間にマッピングされていても良い。実現方法としては二重化して実現したり、読み出しが2ポートのレジスタファイルを用いるなども考えられる。

また、ここではセレクト信号を1本化してセレクト3-1、3-2に対して共通なものとしているが、レジスタ指定フィールド1-2のみ、レジスタ指定フィールド1-3のみを間接アクセスさせるような機構にもできる。その場合は

特開平3-99321 (4)

命令コード中の間接レジスタ指定モードビットのビット数を増やすか、命令コードによって区別するなどの方式を採ればよい。

〔発明の効果〕

以上説明したように、本発明によれば、命令語を間接レジスタ指定モードとすることによって、間接指定したレジスタの内容によって処理の対象となるレジスタを切り換えることができる。従って、単一の命令で従来複数個必要だった命令に代る動作を成さしめることができるので、プログラムの中の命令数を削減することが可能になる。そして、このような動作モードは命令コード中の特定のビットで指定できるので、プログラマ（またはコンパイラ）がこの機能を利用することが非常に容易であると言う利点がある。


は命令語の例を示す図である。

1 ……命令語、1-1 ……間接レジスタ指定ビット、1-2、1-3 ……レジスタ指定フィールド、2-1、2-2 ……レジスタ群、3-1、3-2 ……セクタ、4 ……命令処理部、5、7-1、7-2、8-1、8-2 ……情報線、6-a ~ 6-d ……命令処理部4への入力線

代理人 弁理士 本間 崇

4. 図面の簡単な説明


第1図は本発明の一実施例を示す図、第2図



本発明の一実施例を示す図

第1図

特開平3-99321(5)



命令語の例を示す図

第 2 図